PCB 럼이아웃 에디터
ImEDA PCB 에디터는 다층 기판 설계를 위한 트랙 라우팅, 비아 배치, Zone 관리, DRC 검사 등 PCB 레이아웃 설계에 필요한 모든 기능을 제공합니다. 최대 62층 레이어 시스템과 유연한 스택업 설정을 지원합니다.
트랙 라우팅
트랙(Track)은 PCB 동박 레이어 위에 배선을 그리는 기본 요소입니다.
단축키 X를 누르면 트랙 라우팅 모드로 진입합니다.
기본 사용법
- 라우팅 시작 —
X키를 누르거나 툴바에서 Track 도구를 선택합니다. - 레이어 선택 — 트랙이 배치될 동박 레이어를 선택합니다. Layer 위쟧에서 활성 레이어를 변경할 수 있습니다.
- 폭 설정 — 트랙 폭을 설정합니다. 설계 규칙에서 정의된 기본 폭이 적용되며, 개별 트랙마다 다른 폭을 지정할 수 있습니다.
- 라우팅 완료 — 트랙 끝점에서 더블 클릭하거나
Esc를 누르면 라우팅이 완료됩니다.
팅 폭과 넷 클래스
넷 클래스(Net Class)에 따라 트랙 폭을 자동 적용할 수 있습니다. 예를 들어 전원 넷에는 넓은 트랙, 신호 넷에는 좋은 트랙을 기본값으로 설정할 수 있습니다.
비아 배치
비아(Via)는 PCB 레이어 간에 전기적 연결을 만드는 구멍입니다.
단축키 V를 누르면 비아 배치 모드로 진입합니다.
비아 유형
| 유형 | 설명 | 사용 시나리오 |
|---|---|---|
| Through-hole Via | 기판 전체를 관통하는 비아 | 가장 일반적인 비아, 모든 레이어 간 연결 |
| Blind Via | 외층 레이어에서 내층 레이어까지만 관통 | 고밀도 설계에서 공간 절약 |
| Buried Via | 내층 레이어 간에만 존재, 외층에 노출되지 않음 | HDI 기판 등 고급 스택업 설계 |
비아 속성
- 드릴 지름 — 비아 구멍의 지름
- 어뉰러 링 지름 — 비아 동박 링의 외경 지름
- 시작/끝 레이어 — 비아가 연결하는 레이어 범위 (Blind/Buried 비아에서 설정)
레이어 시스템
ImEDA PCB 에디터는 최대 62층의 레이어를 지원합니다. 각 레이어는 S-expression 이름으로 식별되며, 용도에 따라 다음과 같이 분류됩니다.
| 카테고리 | 레이어 이름 | 설명 |
|---|---|---|
| 동박 (Copper) | CU_FR |
전면(Front) 동박 레이어 |
CU_IN_1 ~ CU_IN_60 |
내층(Inner) 동박 레이어 (최대 60층) | |
CU_BK |
후면(Back) 동박 레이어 | |
| 실크 (Silkscreen) | SILK_FR |
전면 실크스크린 |
SILK_BK |
후면 실크스크린 | |
| 솔더마스크 (Solder Mask) | SM_FR |
전면 솔더 마스크 |
SM_BK |
후면 솔더 마스크 | |
| 페이스트 (Paste) | PASTE_FR |
전면 솔더 페이스트 |
PASTE_BK |
후면 솔더 페이스트 | |
| 코트야드 (Courtyard) | CRTYD_FR |
전면 코트야드 (부품 영역) |
CRTYD_BK |
후면 코트야드 | |
| 패브리케이션 (Fabrication) | FAB_FR |
전면 패브리케이션 레이어 |
FAB_BK |
후면 패브리케이션 레이어 | |
| 접착제 (Adhesive) | ADH_FR |
전면 접착제 레이어 |
ADH_BK |
후면 접착제 레이어 | |
| 치수 (Dimension) | DIM_FR |
전면 치수 레이어 |
DIM_BK |
후면 치수 레이어 | |
| 보드 아웃라인 | BOARD_OUTLINE |
PCB 기판의 외곽 형상 |
| 마진 | MARGIN |
보드 아웃라인 여백 |
| 사용자 레이어 | USER_1 ~ USER_16 |
사용자 정의 레이어 (최대 16개) |
레이어 전환
엔진 내부에서 LayerNamePCB(id)로 enum 값을 S-expression 이름으로 변환하고,
LayerNameToIdPCB(name)으로 S-expression 이름을 enum 값으로 변환합니다.
미인식 이름은 기본값 CU_FR로 매핑됩니다.
Board Stackup
Board Stackup은 PCB 기판의 물리적 구조를 정의합니다. 동박 레이어, 유전체(프리프레그), 코어 재료의 두께와 속성을 설정할 수 있습니다.
스택업 구성 요소
- 동박 두께 (Copper Thickness) — 각 동박 레이어의 두께 설정 (예: 35μm, 1oz)
- 유전체 (Dielectric) — 동박 레이어 간의 절연 재료 속성 (두께, 유전율, 손실 탄젤트)
- 프리프레그 (Prepreg) — 레이어 접합에 사용되는 미경화 유리 섬유 재료
- 코어 (Core) — 경화된 유리 섬유 기판 재료
스택업 설정 방법
- Board Stackup 설정 다이얼로그를 열니다.
- 사용할 동박 레이어 수를 설정합니다 (2층 ~ 62층).
- 각 레이어의 두께와 유전체 속성을 입력합니다.
- 임피던스 계산이 필요한 경우, 유전율과 두께를 정확히 설정합니다.
DRC (설계 규칙 검사)
DRC(Design Rule Check)는 PCB 설계가 제조 가능한 규칙을 충족하는지 검사합니다. 설계 완료 후 반드시 DRC를 실행하여 오류를 사전에 발견하세요.
주요 DRC 규칙
| 규칙 | 설명 |
|---|---|
| Clearance | 동박 객체 간 최소 간격 (트랙-트랙, 트랙-패드, 패드-패드 등) |
| 최소 트랙 폭 | 트랙의 최소 허용 폭 |
| 최소 비아 크기 | 비아 드릴/어뉰러 링의 최소 지름 |
| 최소 간격 | 동박 객체와 보드 아웃라인 간의 최소 거리 |
| 연결성 검사 | 미연결 넷(Open), 단락(Short) 검출 |
| Silk 갑침 | 실크스크린과 패드 간의 갑침 검사 |
| Courtyard 갑침 | 부품 코트야드 영역 간의 갑침 검사 |
DRC 실행 결과
DRC 실행 후 발견된 위반 사항은 리스트로 표시됩니다. 각 위반 항목을 클릭하면 해당 위치로 자동 이동하며, 문제 영역이 시각적으로 강조됩니다.
Zone 관리
Zone은 동박 영역(Copper Pour)을 정의하는 요소로, 주로 GND 플레인이나 전원 플레인을 만드는 데 사용됩니다.
Zone 생성
- Zone 도구를 선택합니다.
- Zone이 배치될 레이어와 넷을 설정합니다.
- 기판 위에 Zone 영역을 그립니다 (폴리곤 형태).
- Zone을 채움(Fill)하면 동박 영역이 자동 생성됩니다.
Zone 채움 규칙
- Clearance — Zone과 다른 동박 객체 간의 간격
- 최소 폭 (Minimum Width) — Zone 채움 시 최소 동박 폭
- Thermal Relief — 패드와 Zone 간의 열 완충 연결 방식 (스포크 폭, 간격 설정)
- 우선 순위 (Priority) — Zone이 겹치는 영역에서의 채움 우선 순위 (낮은 숫자 = 높은 우선)
Zone 채움 업데이트
트랙이나 부품 변경 후에는 Zone을 다시 채움(Refill)해야 합니다. 채움되지 않은 Zone은 아웃라인만 표시됩니다.
Connectivity
Connectivity는 PCB의 넷 연결 데이터를 관리합니다. 회로도(스키매틱)에서 가져온 넷리스트를 기반으로, 현재 PCB 배선 상태를 추적합니다.
래츠네스트 (Ratsnest)
래츠네스트는 아직 연결되지 않은 넷을 가는 직선으로 표시합니다. 이 선을 따라 트랙을 배선하면 됩니다.
- 전체 래츠네스트 — 미연결 넷을 모두 표시
- 개별 넷 표시 — 특정 넷의 래츠네스트만 표시
- 숨기기 — 특정 넷의 래츠네스트를 숨길 수 있음
넷리스트
넷리스트는 회로도에서 가져온 연결 정보를 포함합니다. 각 넷에는 연결되어야 할 패드/핀 목록이 정의되어 있으며, PCB 에디터는 이를 기반으로 연결 상태를 추적합니다.
- 넷 강조 — 특정 넷을 선택하면 해당 넷에 속한 모든 객체가 강조됩니다.
- 연결 상태 — 모든 넷이 완전히 배선되면 래츠네스트가 사라지고, DRC에서 미연결 오류가 발생하지 않습니다.